| 标题 |
[高分]
 书籍 Advanced HDL Synthesis and SOC Prototyping RTL Design Using Verilog 使用Verilog的高级HDL综合和SOC原型RTL设计
相关领域
嵌入式系统
计算机科学
芯片上的系统
计算机体系结构
高级合成
寄存器传输电平
炸薯条
逻辑综合
现场可编程门阵列
逻辑门
算法
电信
|
| 网址 | |
| DOI | |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
杳鸢
Endlessway
劲秉
xjcy
不配.
汀烟
彭于彦祖
嗯哼
子车茗
好困
ephore
HEIKU
lalala
36456657
明亮沛珊
坚强的广山
柳叶刀小猪
寻道图强
tuanheqi
Darcy
皖公网安备34019202002308
