| 标题 |
 An Efficient Ultra-Low-Power and Superior Performance Design of Ternary Half Adder Using CNFET and Gate-Overlap TFET Devices 采用CNFET和栅极重叠TFET器件的高效超低功耗和高性能三进制半加法器设计
相关领域
三元运算
计算机科学
加法器
二进制数
晶体管
电气工程
工程类
数学
CMOS芯片
算术
电压
程序设计语言
|
| 网址 | |
| DOI | |
| 其它 |
期刊：IEEE Transactions on Nanotechnology 作者：Sanjay Vidhyadharan; Surya Shankar Dan 出版日期：2021-01-01 |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
迟大猫
科研小民工
劲秉
QOP
美好乐松
请叫我风吹麦浪
Singularity
昏睡的蟠桃
cdercder
迷人秋烟
默默地读文献
嫁接诺贝尔
VDC
1+1
爱静静
nozero
maox1aoxin
MchemG
pluto
Grayball
皖公网安备34019202002308
