| 标题 |
 Process and local layout effect interaction on a high performance planar 20nm CMOS 高性能20nm平面CMOS工艺与局域布局效应的相互作用
相关领域
CMOS芯片
平面的
电子工程
过程（计算）
逻辑门
计算机科学
集成电路布局
工程类
电气工程
集成电路
操作系统
计算机图形学（图像）
|
| 网址 | |
| DOI |
暂未提供，该求助的时间将会延长，查看原因？
|
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
不配.
爱静静
Singularity
shinysparrow
浅尝离白
kento
zyfqpc
寻道图强
元谷雪
HEIKU
Hayat
云瑾
一一
Henry
AireenBeryl531
paparazzi221
老肖
rosalieshi
curtisness
pluto
皖公网安备34019202002308
