标题 |
Bit-Cost-Scalable 3D DRAM Architecture and Unit Cell First Demonstrated with Integrated Gate-Around and Channel-Around IGZO FETs
位成本可扩展的3D DRAM架构和晶胞首次采用集成栅极环绕和沟道环绕IGZO FET进行演示
相关领域
德拉姆
可扩展性
位(键)
频道(广播)
逻辑门
计算机科学
光电子学
随机存取存储器
计算机硬件
CMOS芯片
电子工程
电气工程
材料科学
计算机体系结构
工程类
计算机网络
数据库
|
网址 | |
DOI | |
其它 |
期刊:2022 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits) 作者:Feng-Min Lee; Po-Hao Tseng; Yu‐Yu Lin; Yu‐Hsuan Lin; Wei-Lun Weng; et al 出版日期:2024-06-16 |
求助人 | |
下载 | |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|