| 标题 |
 A 2.8-to-7.2GT/s DDR5 Registering Clock Driver IC with Parallel-Data Timing and Pin-to-Pin Skew Calibration for a Dual In-Line Memory Module 一款2.8至7.2 GT/s DDR5寄存器时钟驱动器IC，具有并行数据时序和引脚到引脚偏斜校准功能，适用于双列直插式内存模块
相关领域
歪斜
校准
计算机科学
对偶（语法数字）
时钟偏移
直线（几何图形）
计算机硬件
数字时钟管理器
嵌入式系统
时钟信号
抖动
物理
电信
艺术
几何学
文学类
数学
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊：2022 IEEE Asian Solid-State Circuits Conference (A-SSCC) 作者：Joo-Myoung Kim; Jaehong Jung; Kwangmin Lim; Barosaim Sung; Jae-Kwon Kim; et al 出版日期：2024-11-18 |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
cdercder
ceeray23
剑指东方是为谁
痴情的博超
YifanWang
tuanheqi
昏睡的蟠桃
斯寜
back you up
zhongu
SYLH
贰鸟
MchemG
有人
HEIKU
小乔
nebula
nino
pluto
iNk
皖公网安备34019202002308
