标题 |
![]() 基于FPGA优化卷积运算加速深度神经网络
相关领域
Stratix公司
数据流
计算机科学
卷积神经网络
循环展开
现场可编程门阵列
卷积(计算机科学)
并行计算
硬件加速
计算机硬件
设计空间探索
计算机工程
嵌入式系统
人工神经网络
人工智能
编译程序
程序设计语言
|
网址 | |
DOI | |
其它 |
期刊:IEEE Transactions on Very Large Scale Integration Systems 作者:Yufei Ma; Yu Cao; Sarma Vrudhula; Jae-sun Seo 出版日期:2018-07-01 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|