| 标题 |
 A 112-Gb/s PAM-4 Retimer Transceiver With Jitter-Filtering Clocking Scheme and BER Optimization Technique in 28-nm CMOS 采用抖动滤波时钟方案和误码率优化技术的112-Gb/s PAM-4重定时器收发器
相关领域
抖动
CMOS芯片
收发机
电子工程
方案（数学）
计算机科学
物理
工程类
数学
数学分析
|
| 网址 | |
| DOI | |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
cdercder
科研小民工
pluto
SYLH
back you up
ceeray23
子车茗
佰斯特威
图图
默默地读文献
剑指东方是为谁
昏睡的蟠桃
Cactus
痴情的博超
踏实无敌
HEIKU
Cat
劲秉
CGY
nino
皖公网安备34019202002308
