标题 |
Optimal Implementation of Tapped Delay Line Time-to-Digital Converters in 20 nm Xilinx UltraScale FPGAs
20 nm Xilinx UltraScale FPGA中抽头延迟线时间数字转换器的优化实现
相关领域
现场可编程门阵列
转换器
直线(几何图形)
计算机科学
嵌入式系统
计算机体系结构
并行计算
工程类
电气工程
数学
电压
几何学
|
网址 | |
DOI | |
其它 |
期刊:Electronics 作者:M. Morabito; N. Lusardi; F. Garzetti; Gabriele Fiumicelli; Gabriele Bonanno; et al 出版日期:2024-12-11 |
求助人 | |
下载 | 暂无链接,等待应助者上传 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|