标题 |
![]() 1.01 V 8.5 Gb/s/引脚16Gb LPDDR5x SDRAM,具有自预加重堆叠Tx、电源电压不敏感Rx和优化时钟,采用第4代10nm DRAM工艺,适用于高速和低功耗应用
相关领域
德拉姆
计算机科学
动态随机存取存储器
带宽(计算)
嵌入式系统
发射机
电压
计算机硬件
电气工程
工程类
电信
半导体存储器
频道(广播)
|
网址 | |
DOI | |
其它 |
期刊:2022 IEEE Asian Solid-State Circuits Conference (A-SSCC) 作者:Hyun-A Ahn; Yoo‐Chang Sung; Yong-Hun Kim; Janghoo Kim; Kihan Kim; et al 出版日期:2023-11-05 |
求助人 | |
下载 | 求助已完成,仅限求助人下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|