| 标题 |
 Hardness-by-design approach for 0.15 /spl mu/m fully depleted CMOS/SOI digital logic devices with enhanced SEU/SET immunity 具有增强SEU/SET抗扰度的0.15/spl mu/m全耗尽CMOS/SOI数字逻辑器件的设计硬度方法
相关领域
逆变器
CMOS芯片
与非门
绝缘体上的硅
逻辑门
电子工程
电气工程
数字电子学
组合逻辑
NMOS逻辑
单事件翻转
计算机科学
工程类
材料科学
光电子学
晶体管
硅
电子线路
电压
静态随机存取存储器
|
| 网址 | |
| DOI | |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
劲秉
不配.
杳鸢
坚强的广山
VDC
mss12138
嗯哼
Darcy
jyy
乐乐乐乐乐乐
8R60d8
iNk
殷勤的紫槐
柳叶刀小猪
tuanheqi
月夙
爱静静
整齐的大开
不懈奋进
彭于彦祖
皖公网安备34019202002308
