| 标题 |
[高分]
 Analysis of 65 nm technology grounded-gate NMOS for on-chip ESD protection applications 用于片上ESD保护的65 nm技术接地栅NMOS分析
相关领域
快速回复
NMOS逻辑
静电放电
CMOS芯片
电压
电气工程
材料科学
电子工程
光电子学
工程类
晶体管
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Electronics Letters 作者：Dong Su; Xiaoyang Du; Yan Han; Meimei Huo; Qiang Cui; et al 出版日期：2008-01-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
哎嘿
爱静静
不配.
丰盛的煎饼
kento
彭于彦祖
西红柿炒番茄
好困
加菲丰丰
竹筏过海
寻道图强
互助遵法尚德
OnionJJ
iNk
HEIKU
乐乐乐乐乐乐
Cloud
从容芮
ShowMaker
Hayat
皖公网安备34019202002308
