标题 |
Characterizing and Reducing the Layout Dependent Effect and Gate Resistance to Enable Multiple-Vt Scaling for a 3nm CMOS Technology
表征和降低布局相关效应和栅极电阻以实现3nm CMOS技术的多Vt缩放
相关领域
CMOS芯片
金属浇口
灵活性(工程)
电子工程
缩放比例
钝化
堆栈(抽象数据类型)
逻辑门
材料科学
MOSFET
计算机科学
光电子学
电气工程
图层(电子)
栅氧化层
工程类
纳米技术
晶体管
电压
数学
统计
程序设计语言
几何学
|
网址 | |
DOI | |
其它 |
期刊:2022 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits) 作者:Chunte A. Lu; H.P. Lee; H.C. Chen; Yen-Chih Lin; Yong Hyun Chung; et al 出版日期:2023-06-11 |
求助人 | |
下载 | |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|