标题 |
A low-cost 4 ps root-mean-square resolution time-todigital converter implemented in a 28 nm field-programmable gate array
在28 nm现场可编程门阵列中实现的低成本4 ps均方根分辨率时间数字转换器
相关领域
门阵列
分辨率(逻辑)
均方根
平方根
平方(代数)
词根(语言学)
现场可编程门阵列
逻辑门
可编程逻辑阵列
电气工程
电子工程
计算机科学
物理
数学
工程类
计算机硬件
人工智能
语言学
哲学
几何学
|
网址 | |
DOI | |
其它 |
期刊: 作者:J. Liu; Peipei Deng; Juan Liu; Ying Wang 出版日期:2024-05-17 |
求助人 | |
下载 | |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|