| 标题 |
 Dielectric Stack Optimization for Die-level Warpage Reduction for Chip-to-Wafer Hybrid Bonding 用于减少芯片到晶片混合键合的管芯级翘曲的电介质堆叠优化
相关领域
模具（集成电路）
堆栈（抽象数据类型）
材料科学
薄脆饼
电介质
还原（数学）
晶片键合
炸薯条
光电子学
电子工程
复合材料
电气工程
计算机科学
工程类
纳米技术
几何学
数学
程序设计语言
|
| 网址 | |
| DOI | |
| 其它 |
期刊： 作者：B.S.S. Chandra Rao; Mishra Dileep Kumar; Vasarla Nagendra Sekhar; Ismael Cereno Daniel; Sasi Kumar Tippabhotla; et al 出版日期：2024-05-28 |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
归尘
迷路的问儿
有人
嗯哼
藤椒辣鱼
MchemG
jyy
龍一
Henry
oydent
楚楚
俞无声
404NotFOUND
若雨凌风
Cochrane
VDC
小红薯7XJ9B2Q4
眯眯眼的衬衫
qrwyqjbsd
冷艳的立果
皖公网安备34019202002308
