标题 |
Design Optimization of On-Chip Inductive Peaking Structures for 0.13-$\mu{\hbox {m}}$ CMOS 40-Gb/s Transmitter Circuits
0.13-$\mu{\hbox{m}}$CMOS 40-Gb/s发射机电路片上电感峰化结构的设计优化
相关领域
CMOS芯片
发射机
电子工程
串行解串
多路复用器
电子线路
电气工程
电感器
带宽(计算)
炸薯条
电容耦合
寄生提取
计算机科学
工程类
多路复用
电压
电信
频道(广播)
|
网址 | |
DOI | |
其它 |
期刊:IEEE Transactions on Circuits and Systems I Regular Papers 作者:Jaeha Kim; Kim Jeong-Kyoum; Bong-Joon Lee; Deog‐Kyoon Jeong 出版日期:2009-10-09 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|