| 标题 |
 A 1.05-to-3.2GHz All-Digital PLL for DDR5 Registering Clock Driver with a Self-Biased Supply-Noise-Compensating Ring DCO 带自偏置电源噪声补偿环DCO的DDR5寄存器时钟驱动器1.05~3.2 GHz全数字锁相环
相关领域
锁相环
抖动
电压降
CMOS芯片
环形振荡器
PLL多位
电子工程
电压
带宽（计算）
相位噪声
电气工程
计算机科学
工程类
电压调节器
电信
|
| 网址 | |
| DOI | |
| 其它 |
期刊：IEEE Transactions on Circuits and Systems Ii-express Briefs 作者：Yeonggeun Song; Han-Gon Ko; Changhyun Kim; Deog-Kyoon Jeong 出版日期：2021-01-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
嘉心糖
薰硝壤
Emma
彭于彦祖
随机子
YL
hl
8R60d8
tianzml0
子车茗
梁朝伟
shinysparrow
HEIKU
寻道图强
嗯哼
陈军
不配.
坚强的广山
tuanheqi
高大凌寒
皖公网安备34019202002308
