标题 |
A Locking Time Reduced PLL Reusing DCM Feedback Delay Tap in the FPGA Designs
在FPGA设计中重用DCM反馈延迟抽头减少锁相环锁定时间
相关领域
锁相环
抖动
沉降时间
计算机科学
现场可编程门阵列
电子工程
带宽(计算)
重新使用
计算机硬件
工程类
电信
控制工程
阶跃响应
废物管理
|
网址 | |
DOI | |
其它 |
期刊: 作者:Rui Guo; Lei Chen; Yuan Wang; Haiyang Quan; Huabo Sun; et al 出版日期:2023-05-12 |
求助人 | |
下载 | 求助已完成,仅限求助人下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|