标题 |
A 1–6.5 Gbps dual-loop CDR design with Coarse-fine Tuning VCO and modified DQFD
采用粗微调VCO和改进DQFD的1-6.5 Gbps双环CDR设计
相关领域
抖动
压控振荡器
电子工程
锁相环
计算机科学
CMOS芯片
相位噪声
双回路
探测器
循环(图论)
电气工程
工程类
电信
电压
数学
组合数学
|
网址 | |
DOI | |
其它 |
期刊:Microelectronics Journal 作者:Chua‐Chin Wang; L. S. S. Pavan Kumar Chodisetti; Bo-Hao Liao; Pradyumna Vellanki; Tzung-Je Lee 出版日期:2024-09-01 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|