标题 |
A Low-Spur and Low-Jitter Fractional-$N$ Digital PLL Based on an Inverse-Constant-Slope DTC and FCW Subtractive Dithering
基于逆恒斜率直接转矩和FCW减法抖动的低杂散低抖动分数阶数字锁相环
相关领域
抖动
抖动
CMOS芯片
线性
数学
反向
锁相环
三角积分调变
算法
电子工程
计算机科学
物理
带宽(计算)
工程类
电信
几何学
|
网址 | |
DOI | |
其它 |
期刊:IEEE Journal of Solid-state Circuits 作者:Simone M. Dartizio; Francesco Tesolin; Giacomo Castoro; Francesco Buccoleri; Michele Rossoni; et al 出版日期:2023-12-01 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|