标题 |
A digital CMOS design technique for SEU hardening
一种用于SEU硬化的数字CMOS设计技术
相关领域
CMOS芯片
组合逻辑
晶体管
电子工程
数字电子学
逻辑门
电子线路
辐射硬化
集成注入逻辑
电气工程
通流晶体管逻辑
计算机科学
集成电路设计
工程类
探测器
电压
|
网址 | |
DOI | |
求助人 | |
下载 | |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|