标题 |
A 6.7–11.2 Gb/s, 2.25 pJ/bit, Single-Loop Referenceless CDR With Multi-Phase, Oversampling PFD in 65-nm CMOS
65 nm CMOS中6.7-11.2 Gb/s、2.25 pJ/bit、单环无参考CDR和多相过采样PFD
相关领域
过采样
物理
相位检测器
CMOS芯片
相(物质)
锁相环
探测器
抖动
算法
电子工程
计算机科学
光学
工程类
光电子学
量子力学
电压
|
网址 | |
DOI | |
其它 |
期刊:IEEE Journal of Solid-State Circuits 作者:Kwanseo Park; Woorham Bae; Jinhyung Lee; Jeongho Hwang; Deog‐Kyoon Jeong 出版日期:2018-10-01 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|