| 标题 |
 A 1 μs Locking Time Dual Loop ADPLL with Foreground Calibration-Based 6 ps Resolution Flash TDC in 180 nm CMOS 180 nm CMOS中具有基于前景校准的6 ps分辨率Flash TDC的1 μ s锁定时间双环ADPLL
相关领域
抖动
锁相环
CMOS芯片
dBc公司
时间数字转换器
数控振荡器
相位噪声
闪光灯（摄影）
电子工程
偏移量（计算机科学）
计算机科学
物理
工程类
光学
时钟信号
变频振荡器
程序设计语言
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Circuits Systems and Signal Processing 作者：Jagdeep Kaur Sahani; Anil Singh; Alpana Agarwal 出版日期：2021-11-10 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
WWshu
寻道图强
rocky15
bryceeluo
Frank
林圆圆
嗯哼
kento
银色的喵咪
爱静静
鹊起
sissiarno
乐乐乐乐乐乐
浅弋
kisa
小二郎
行隐
hhhh
Lucas
傲娇石头
皖公网安备34019202002308
